Instrukcja programowania i konfiguracji FPGA Gowin Arora V 15K
Szybki przewodnik po konfiguracji i programowaniu układów FPGA Gowin Arora V 15K. Dowiedz się, jak używać trybów JTAG, SSPI, MSPI, CPU oraz jak zabezpieczyć bitstream za pomocą szyfrowania AES.
Spis treści
Obrazy z instrukcji
Kliknij obraz, aby powiększyćNajważniejsze informacje o konfiguracji
Niniejsza instrukcja opisuje procesy programowania i konfiguracji układów FPGA z serii Gowin Arora V 15K. Układy te oparte są na technologii SRAM, co oznacza, że tracą dane konfiguracyjne po wyłączeniu zasilania i wymagają ponownej konfiguracji przy każdym uruchomieniu.
Tryby konfiguracji
Układy obsługują kilka trybów konfiguracji, które można wybrać za pomocą pinów MODE[1:0]:

- JTAG: Standardowy interfejs IEEE1532/1149.1, używany do programowania SRAM i zewnętrznej pamięci Flash.
- MSPI (Master SPI): FPGA działa jako Master, automatycznie odczytując bitstream z zewnętrznej pamięci Flash.
- SSPI (Slave SPI): FPGA działa jako Slave, otrzymując dane przez interfejs SPI od zewnętrznego hosta.
- Slave CPU: Konfiguracja przez interfejs równoległy (8/16-bit).
- Slave SERIAL: Konfiguracja przez interfejs szeregowy (DIN).
Piny konfiguracyjne i multipleksowanie
Piny używane do konfiguracji mogą być po zakończeniu procesu wykorzystywane jako piny GPIO (General Purpose Input Output). Użytkownik może skonfigurować te opcje w oprogramowaniu Gowin Software, wybierając odpowiednie ustawienia w sekcji Dual-Purpose Pin. Należy upewnić się, że zewnętrzne połączenia pinów nie zakłócają procesu konfiguracji podczas startu urządzenia.

Proces konfiguracji
Proces konfiguracji przebiega w kilku etapach: Power-up (zasilanie), Inicjalizacja (czyszczenie SRAM), Konfiguracja (ładowanie danych), Wake-up (wybudzanie) oraz przejście do User Mode. Kluczowe sygnały to RECONFIG_N (reset), READY (gotowość) oraz DONE (potwierdzenie sukcesu).
Bezpieczeństwo i szyfrowanie
Seria Arora V wspiera szyfrowanie bitstreamu za pomocą algorytmu AES-128. Użytkownik może ustawić klucz szyfrujący w oprogramowaniu Gowin Software, a następnie zaprogramować klucz deszyfrujący w układzie FPGA. Dodatkowo, ustawienie "Security Bit" zapobiega odczytowi danych z układu po zakończeniu konfiguracji.



Multi Boot i aktualizacje
Funkcja Multi Boot pozwala na przechowywanie wielu obrazów bitstreamu w pamięci Flash. W przypadku błędu konfiguracji, układ może automatycznie załadować "Golden Bitstream" z predefiniowanego adresu, co zapewnia stabilność systemu. Funkcja ta jest dostępna w trybie Master SPI.
Praktyczna pomoc
Typowe problemy
Sprawdź, czy pin RECONFIG_N jest w stanie wysokim oraz czy napięcia zasilania VCC, VCCO i VCCX osiągnęły wymagane poziomy.
Sprawdź integralność pliku bitstream. Upewnij się, że wybrany w oprogramowaniu model FPGA jest zgodny z fizycznym układem.
Upewnij się, że klucz deszyfrujący zapisany w FPGA jest identyczny z kluczem użytym do wygenerowania zaszyfrowanego pliku bitstream.
Przed użyciem
- Upewnij się, że zasilanie VCC, VCCO i VCCX jest stabilne.
- Sprawdź ustawienia pinów MODE[1:0] dla wybranego trybu konfiguracji.
- Upewnij się, że piny konfiguracyjne nie są wymuszane do stanu niskiego przez zewnętrzne układy przed zakończeniem konfiguracji.
- W przypadku użycia JTAG, upewnij się, że częstotliwość zegara nie przekracza 40MHz.
- Dla trybu MSPI, upewnij się, że pamięć Flash ma pojemność co najmniej 64Mb.
Ilustracje i schematy
- Dokument zawiera szczegółowe schematy połączeń dla każdego trybu (JTAG, SSPI, MSPI, CPU, Serial).
- Diagramy przepływu (Flow Charts) ilustrują sekwencję operacji dla konfiguracji SRAM, programowania Flash oraz operacji na kluczach AES.
Zgodność modelu
- Funkcja Multi Boot jest dostępna wyłącznie w trybie Master SPI.
- Piny konfiguracyjne mogą być używane jako GPIO tylko po pomyślnym zakończeniu konfiguracji i przejściu do User Mode.
Autor opracowania
Marek Zieliński
Redaktor instrukcji technicznych
Specjalizuje się w dokumentacji urządzeń domowych, elektroniki i narzędzi. Dba o jasny opis najważniejszych funkcji oraz praktyczne wskazówki dla użytkownika.