Instrukcja obsługi Gowin 10G Serial Ethernet IP

Najważniejsze informacje z instrukcji

Niniejsza instrukcja opisuje funkcje, konfigurację i zastosowanie rdzenia Gowin 10G Serial Ethernet IP. Dokument jest przeznaczony dla użytkowników pracujących w środowisku Gowin Software (wersja 1.9.9 i nowsze) i wspiera urządzenia z serii GW5AT (GW5AT-138, GW5AT-75, GW5AT-60, GW5AT-15). Rdzeń implementuje funkcje PMA i PCS zgodnie ze standardem IEEE 802.3 Clause 49.

Opis urządzenia

Gowin 10G Serial Ethernet IP zapewnia interfejs XGMII (10-Gigabit Media Independent Interface) zgodnie z IEEE 802.3 Clause 46. Główne komponenty to moduły SerDes i PCS. Użytkownicy mogą integrować ten rdzeń z własnym projektem MAC lub korzystać z gotowych rozwiązań Gowin.

Konfiguracja parametrów

Parametry statyczne rdzenia można konfigurować w celu dostosowania do wymagań projektowych:

• PHY Configuration: Wybór kanału, tryb pętli zwrotnej (Loopback), szybkość linii (10.3125Gbps), źródło i częstotliwość zegara referencyjnego oraz wybór PLL.
• AFE (Analog Front End): Konfiguracja amplitudy sygnału różnicowego (Differential Swing) w zakresie 100mV-900mV oraz trybu FFE (Feed-Forward Equalization).
• FFE Mode: Dostępne tryby Auto (automatyczna regulacja) oraz Manual (ręczna regulacja współczynników Cm, C0, C1).
• SD Threshold: Ustawienie progu napięcia dla sygnału RX w zakresie 25mV-200mV.

Konfiguracja interfejsu

Generowanie rdzenia IP odbywa się w środowisku IDE:

1. Otwórz IP Core Generator z zakładki Tools.
2. Wybierz SerDes, aby otworzyć interfejs konfiguracji SerDes.
3. W zakładce General skonfiguruj urządzenie i język (Verilog/VHDL).
4. Wybierz 10G Serial Ethernet w opcji Protocol i kliknij Create.
5. Skonfiguruj parametry PHY i AFE w nowym oknie.
6. Kliknij OK, aby wygenerować pliki rdzenia.

Porty i sygnały

Rdzeń posiada dedykowane porty I/O, których dostępność zależy od modelu urządzenia (GW5AT-138/75 vs GW5AT-60/15):

• Reset: Asynchroniczne sygnały resetu (rx_rstn_i, tx_rstn_i) dla serii GW5AT-138/75.
• Zegar: Wejścia zegara XGMII (xgmii_rx_clk_i, xgmii_tx_clk_i) oraz wyjście zegara referencyjnego ref_clk_o.
• Status: Sygnały monitorujące, takie jak block_lock_o, hi_ber_o, pcs_status_o oraz liczniki błędów (BER, Errored Block).
• Debug: Interfejs debug_vector_o umożliwiający monitorowanie stanu PLL, CDR i bufora elastycznego RX.

Projekt referencyjny

Dokumentacja zawiera opis platformy sprzętowej opartej na płycie rozwojowej DK_START_GW5AT-LV138FPG676A_V2.0. Projekt wykorzystuje moduł XGMII Generator do wysyłania danych oraz XGMII Monitor do weryfikacji transmisji przez SFP+.